日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年11月 8日

出 願 番 号

Application Number:

特願2002-325770

[ST.10/C]:

[JP2002-325770]

出 願 人
Applicant(s):

沖電気工業株式会社

2003年 5月13日

特許庁長官 Commissioner, Japan Patent Office



特2002-325770

【書類名】

特許願

【整理番号】

OH003760

【あて先】

特許庁長官殿

【国際特許分類】

H01L 23/12

【発明者】

【住所又は居所】

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

閑野 義則

【特許出願人】

【識別番号】

000000295

【氏名又は名称】

沖電気工業株式会社

【代理人】

【識別番号】

100085419

【弁理士】

【氏名又は名称】

大垣 孝

【手数料の表示】

【予納台帳番号】

012715

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9001068

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 第1の面と、該第1の面と対向する第2の面と、該第1の面から該第2の面へと貫通する開口部とを有する基体枠と、

複数の電極パッドを具えている第1の主表面と、該第1の主表面と対向する第 2の主表面とを有し、前記第1の主表面のレベルが前記第1の面のレベルと実質 的に同一のレベルとなるように、前記開口部内に配置されている半導体チップと

複数の前記電極パッドの一部分を露出させて、前記第1の面上及び前記第1の 主表面上に形成されている絶縁膜と、

前記電極パッドの各々に電気的に接続されていて、前記電極パッドから前記基 体枠の第1の面の上側へと導出されている、複数の配線パターンと、

前記配線パターン及び前記絶縁膜上に、該配線パターンの一部分を露出させて 形成されている封止部と、

前記基体枠の上側を含む領域の前記配線パターン上に設けられた複数の外部端 子と

を具えていることを特徴とする半導体装置。

【請求項2】 前記外部端子は、前記第1の面の上側の領域内に、前記電極 パッドの配列間隔よりも広い間隔で配列されていることを特徴とする請求項1に 記載の半導体装置。

【請求項3】 前記配線パターンと前記外部端子との間に形成されている複数の電極ポストを具え、

前記封止部は、前記電極ポストの頂面を露出するように形成されていることを 特徴とする請求項1又は2に記載の半導体装置。

【請求項4】 前記半導体チップの第2の主表面及び前記基体枠の第2の面とを支持する下地を具えていることを特徴とする請求項1~3のいずれか一項に記載の半導体装置。

【請求項5】 前記基体枠は、前記開口部を画成する内側壁を具え、該内側

壁の厚さは、前記半導体チップに向かって徐々に薄くなっていることを特徴とする請求項1~4のいずれか一項に記載の半導体装置。

【請求項6】 (1)下地上に、該下地の半導体チップ配置領域を露出させる、複数の開口部を有する基体枠を、設ける工程と、

- (2)複数の電極パッドが設けられた第1の主表面と、該第1の主表面に対向 する第2の主表面とを有する半導体チップを準備する工程と、
- (3) 前記開口部内に、第1の主表面のレベルが前記基体枠の第1の面のレベルと実質的に同一のレベルとなるように、かつ前記第2の主表面が前記半導体チップ配置領域と対面するように、前記半導体チップを配置する工程と、
- (4) 前記基体枠の前記第1の面上及び前記第1の主表面上に、絶縁膜を、前 記電極パッドの一部分を露出するように形成する工程と、
- (5)前記絶縁膜上に、前記電極パッドの各々に電気的に接続されていて前記電極パッドから前記基体枠の第1の面の上側に導出された、複数の配線パターンを形成する工程と、
- (6) 前記配線パターン及び前記絶縁膜上に、封止部を、前記第1の面上に位置する該配線パターンの一部分を露出させて形成する工程と、
- (7)前記基体枠の上側を含む領域の前記配線パターン上に、複数の外部端子 を接続して形成する工程と、
- (8) 複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項7】 (1)下地上に、該下地の半導体チップ配置領域を露出させる、複数の開口部を有する基体枠を、設ける工程と、

- (2)複数の電極パッドが設けられた第1の主表面と、該第1の主表面に対向 する第2の主表面とを有する半導体チップを準備する工程と、
- (3) 前記開口部内に、第1の主表面のレベルが前記基体枠の第1の面のレベルと実質的に同一のレベルとなるように、かつ前記第2の主表面が前記半導体チップ配置領域と対面するように、前記半導体チップを配置する工程と、
 - (4) 前記基体枠の前記第1の面上及び前記第1の主表面上に、絶縁膜を、前

記電極パッドの一部分を露出するように形成する工程と、

- (5) 前記絶縁膜上に、前記電極パッドの各々に電気的に接続されていて前記電極パッドから前記基体枠の第1の面の上側に導出された、複数の配線パターンを形成する工程と、
- (6)前記基体枠の上側に位置する前記配線パターンの一部分上の各々に、複数の電極ポストを形成する工程と、
- (7)前記配線パターン及び前記絶縁膜上に、前記電極ポストの頂面を露出させた封止部を形成する工程と、
 - (8)露出した前記電極ポストの頂面上に外部端子を形成する工程と、
- (9)複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項8】 前記外部端子を形成する工程の後に、

前記拡張部の第2の面及び前記第2の主表面から、前記下地を、除去する工程 をさらに含むことを特徴とする請求項6又は7に記載の半導体装置の製造方法。

【請求項9】 (1)複数の凸部及びこれら凸部間に位置する凹部を具えた 治具を準備する工程と、

- (2)複数の開口部が形成されていて、第1の面と、該第1の面に対向する第 2の面及び該第1の面から該第2の面へと貫通する複数の開口部を有する基体枠 を準備する工程と、
- (3)複数の電極パッドが設けられた第1の主表面と、該第1の主表面に対向 する第2の主表面とを有する半導体チップを準備する工程と、
- (4)前記第2の面が前記凹部の表面に対面し、かつ前記凸部が前記開口部内 に位置するように、前記基体枠を前記治具に載置する工程と、
- (5)前記開口部内の前記凸部上に、前記第1の主表面のレベルが前記基体枠の第1の面のレベルと実質的に同一のレベルとなるように、かつ前記第2の主表面が前記凸部の表面に対面するように、前記半導体チップを配置する工程と、
- (6)前記第1の面上及び前記第1の主表面上に、絶縁膜を、前記電極パッド の一部分を露出するように形成する工程と、

- (7) 前記絶縁膜上に、前記電極パッドの各々に電気的に接続されていて、前記電極パッドから前記基体枠の第1の面の上側に導出された、複数の配線パターンを形成する工程と、
- (8) 前記配線パターン及び前記絶縁膜上に、封止部を、前記第1の面上に位置する該配線パターンの一部分を露出させて形成する工程と、
- (9) 前記基体枠の上側を含む領域の前記配線パターン上に、複数の外部端子 を接続して形成する工程と、
- (10)複数の前記半導体チップ間を切断して、該半導体チップを含む半導体 装置の個片化を行う工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項10】 請求項9に記載の半導体装置の製造方法において、

- 前記(4)工程から(9)工程までの間に、前記基体枠を、該凹部に設けられた第1の吸排気系により、吸引保持し、及び
- 前記(5)工程から前記(9)工程までの間に、前記半導体チップを、該凸部 に設けられた第2の吸排気系により、吸引保持することを特徴とする半導体装置 の製造方法。
- 【請求項11】 (1)複数の凸部及びこれら凸部間に位置する凹部を具えた治具を準備する工程と、
- (2)複数の開口部が形成されていて、第1の面と、該第1の面に対向する第 2の面及び該第1の面から該第2の面へと貫通する複数の開口部を有する基体枠 を準備する工程と、
- (3)複数の電極パッドが設けられた第1の主表面と、該第1の主表面に対向 する第2の主表面とを有する半導体チップを準備する工程と、
- (4)前記第2の面が前記凹部の表面に対面し、かつ前記凸部が前記開口部内 に位置するように、前記基体枠を前記治具に載置する工程と、
- (5) 前記開口部内の前記凸部上に、前記第1の主表面のレベルが前記基体枠の第1の面のレベルと実質的に同一のレベルとなるように、かつ前記第2の主表面が前記凸部の表面に対面するように、前記半導体チップを配置する工程と、
 - (6) 前記第1の面上及び前記第1の主表面上に、絶縁膜を、前記電極パッド

の一部分を露出するように形成する工程と、

- (7)前記絶縁膜上に、前記電極パッドの各々に電気的に接続されていて、前記電極パッドから前記基体枠の第1の面の上側に導出された、複数の配線パターンを形成する工程と、
- (8)前記基体枠の上側に位置する前記配線パターンの一部分上の各々に、複数の電極ポストを形成する工程と、
- (9)前記配線パターン及び前記絶縁膜上に、前記電極ポストの頂面を露出させた封止部を形成する工程と、
 - (10) 露出した前記電極ポストの頂面上に外部端子を形成する工程と、
- (11)複数の前記半導体チップ間を切断して該半導体チップを含む半導体装置の個片化を行う工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項12】 請求項11に記載の半導体装置の製造方法において、

前記(4)工程から(10)工程までの間に、前記基体枠を、該凹部に設けられた第1の吸排気系により、吸引保持し、及び

前記(5)工程から前記(10)工程までの間に、前記半導体チップを、該凸部に設けられた第2の吸排気系により、吸引保持することを特徴とする半導体装置の製造方法。

【請求項13】 第1の面と、該第1の面と対向する第2の面と、該第1の面から該第2の面へと貫通する開口部とを有する基体枠と、

複数の第1の電極パッドを具えている第1の主表面と、該第1の主表面に対向 する第2の主表面とを有し、前記第1の主表面のレベルが前記第1の面のレベル と実質的に同一のレベルとなるように前記開口部内に配置されている第1の半導 体チップと、

前記第1の電極パッドの一部分を露出させて、前記第1の面上及び前記第1の 主表面上に形成されている第1の絶縁膜と、

前記第1の電極パッドの各々に電気的に接続されていて、前記第1の電極パッドから前記基体枠の第1の面の上側へと導出されている、複数の第1の配線パターンと、

前記第1の配線パターン及び前記第1の絶縁膜上に、該第1の配線パターンの 一部分を露出させて形成されている第1の封止部と、

前記基体枠の前記第1の面上を含む領域の前記第1の配線パターン上に設けられた複数の第1の外部端子と、

複数の第2の電極パッドを具えている第3の主表面と、該第3の主表面に対向 する第4の主表面とを有し、前記第3の主表面のレベルが前記第2の面のレベル と実質的に同一のレベルとなるように前記開口部内に配置されている第2の半導 体チップと、

前記第2の電極パッドの一部分を露出させて、前記第2の面上及び前記第3の 主表面上に形成されている第2の絶縁膜と、

前記第2の電極パッドの各々に電気的に接続されていて、前記第2の電極パッドから前記基体枠の第2の面の上側へと導出されている、複数の第2の配線パターンと、

前記第2の配線パターン及び前記第2の絶縁膜上に、該第2の配線パターンの 一部分を露出させて形成されている第2の封止部と

前記基体枠の前記第2の面上を含む領域の前記第2の配線パターン上に設けられた複数の第2の外部端子と

を具えていることを特徴とする半導体装置。

【請求項14】 前記第1及び第2の外部端子は、前記第1及び第2の面上の領域内に、前記第1及び第2の電極パッドの配置間隔よりも広い間隔で配列されていることを特徴とする請求項13に記載の半導体装置。

【請求項15】 前記第1の配線パターンと前記第1の外部端子との間に設けられている複数の第1の電極ポストと、前記第2の配線パターンと前記第2の外部端子との間に形成されている複数の第2の電極ポストとを具え、

前記第1の封止部は、前記第1の電極ポストの頂面を露出するように形成されており、前記第2の封止部は、前記第2の電極ポストの頂面を露出するように形成されていることを特徴とする、請求項13又は14に記載の半導体装置。

【請求項16】 前記基体枠は、前記開口部を画成する内側壁を具え、該内側壁の厚さは、前記半導体チップに向かって該先端に向かって徐々に薄くなって

いることを特徴とする請求項13~15のいずれか一項に記載の半導体装置。

【請求項17】 前記基体枠は、前記第1の面から前記第2の面へと貫通する複数のスルーホールと、

前記スルーホール内に形成されていて、前記第1の配線パターン及び前記第2の配線パターンを接続する層間結線とを具えていることを特徴とする請求項13~16のいずれか一項に記載の半導体装置。

【請求項18】 (1)複数の凸部及びこれら凸部間に位置する凹部を具えた治具を準備する工程と、

- (2)第1の面と、該第1の面と対向する第2の面と、該第1の面から該第2 の面へと貫通する複数の開口部と、該第1の面から該第2の面へ貫通する複数の スルーホールと、該スルーホール内に形成されている層間結線とを有する基体枠 を準備する工程と、
- (3)複数の電極パッドが設けられた第1の主表面と、該第1の主表面に対向する第2の主表面とを有する第1の半導体チップと、複数の電極パッドが設けられた第3の主表面と、該第3の主表面に対向する第4の主表面とを有する第2の半導体チップを準備する工程と
- (4)前記第2の面が前記凹部の表面に対面し、かつ前記凸部が前記開口部内 に位置するように、基体枠を前記治具に載置する工程と、
- (5)前記開口部内の前記凸部上に、前記第1の主表面のレベルが前記基体枠の第1の面のレベルと実質的に同一のレベルとなるように、かつ前記第2の主表面が前記凸部の表面に対面するように、前記第1の半導体チップを配置する工程と、
- (6)前記第1の面上及び前記第1の主表面上に、第1の絶縁膜を、前記第1の電極パッドの一部分及び前記層間結線の一端を露出するように形成する工程と
- (7) 前記第1の絶縁膜上に、前記第1の電極パッドの各々及び前記層間結線の一端に接続されていて、前記第1の電極パッドから前記基体枠の第1の面の上側へと導出された複数の第1の配線パターンを形成する工程と、
 - (8) 前記第1の配線パターン及び前記第1の絶縁膜上に、第1の封止部を、

前記第1の面上に位置する該第1の配線パターンの一部分を露出させて形成する 工程と、

- (9) 前記治具から前記第1の半導体チップを含む前記基体枠を取り外して裏返す工程と、
- (10)前記開口部内に、前記第2の半導体チップを、前記第3の主表面のレベルと、前記第2の面のレベルとを実質的に同一のレベルとなるように、かつ前記第4の主表面が前記凸部の表面に対面するように、前記第2の半導体チップを配置する工程と、
- (11)前記第2の面上及び前記第3の主表面上に、第2の絶縁膜を、前記第 2の電極パッドの一部分及び前記層間結線の他端を露出するように形成する工程 と、
- (12)前記第2の絶縁膜上に、前記第2の電極パッドの各々及び前記層間結 線の他端に接続されていて、前記第2の電極パッドから前記基体枠の第2の面の 上側へと導出された複数の第2の配線パターンを形成する工程と、
- (13)前記第2の配線パターン及び前記第2の絶縁膜上に、第2の封止部を 、前記第2の面上に位置する該第2の配線パターンの一部分を露出させて形成す る工程と、
- (14)露出した前記第1及び第2の電極ポストの頂面上に、第1及び第2の 外部端子を、それぞれ形成する工程と、
- (15)複数の前記開口部間を切断して、前記第1及び第2の半導体チップの 積層体を含む半導体装置の個片化を行う工程と を含むことを特徴とする半導体装置の製造方法。

【請求項19】 前記(4)工程から前記(8)工程までの間に、前記凹部の表面に、前記基体枠を、該凹部に設けられている第1の吸排気系により、吸引保持する工程と、

前記(5)工程から前記(8)工程までの間に、前記凸部の表面に、前記第1 の半導体チップを、該凸部に設けられている第2の吸排気系により、吸引保持す る工程と

をさらに含むことを特徴とする請求項18に記載の半導体装置の製造方法。

【請求項20】 (1)複数の凸部及びこれら凸部間に位置する凹部を具えた治具を準備する工程と、

- (2)第1の面と、該第1の面と対向する第2の面と、該第1の面から該第2 の面へと貫通する複数の開口部と、該第1の面から該第2の面へ貫通する複数の スルーホールと、該スルーホール内に形成されている層間結線とを有する基体枠 とを準備する工程と、
- (3)複数の電極パッドが設けられた第1の主表面と、該第1の主表面に対向する第2の主表面とを有する第1の半導体チップと、複数の電極パッドが設けられた第3の主表面と、該第3の主表面に対向する第4の主表面とを有する第2の半導体チップを準備する工程と
- (4) 前記第2の面が前記凹部の表面に対面し、かつ前記凸部が前記開口部内 に位置するように、基体枠を前記治具に載置する工程と、
- (5) 前記開口部内の前記凸部上に、前記第1の主表面のレベルが前記基体枠の第1の面のレベルと実質的に同一のレベルとなるように、かつ前記第2の主表面が前記凸部の表面に対面するように、前記第1の半導体チップを配置する工程と、
- (6)前記第1の面上及び前記第1の主表面上に、第1の絶縁膜を、前記第1の電極パッドの一部分及び前記層間結線の一端を露出するように形成する工程と
- (7) 前記第1の絶縁膜上に、前記第1の電極パッドの各々及び前記層間結線の一端に接続されていて、前記第1の電極パッドから前記基体枠の第1の面の上側へと導出された複数の第1の配線パターンを形成する工程と、
- (8)前記基体枠の上側に位置する前記配線パターンの一部分上の各々に、複数の第1の電極ポストを、形成する工程と、
- (9)前記第1の配線パターン及び前記第1の絶縁膜上に、前記第1の電極ポストの頂面を露出させた第1の封止部を形成する工程と、
- (10)前記治具から前記第1の半導体チップを含む前記基体枠を取り外じて 裏返す工程と、
 - (11) 前記開口部内に、前記第2の半導体チップを、前記第3の主表面のレ

ベルと、前記第2の面のレベルとを実質的に同一のレベルとなるように、かつ前 記第4の主表面が前記凸部の表面に対面するように、前記第2の半導体チップを 配置する工程と、

- (12)前記第2の面上及び前記第3の主表面上に、第2の絶縁膜を、前記第 2の電極パッドの一部分及び前記層間結線の他端を露出するように形成する工程 と、
- (13)前記第2の絶縁膜上に、前記第2の電極パッドの各々及び前記層間結 線の他端に接続されていて、前記第2の電極パッドから前記基体枠の第2の面の 上側へと導出された複数の第2の配線パターンを形成する工程と、
- (14) 前記基体枠の上側に位置する前記第2の配線パターンの一部分上の各々に、複数の第2の電極ポストを、形成する工程と、
- (15)前記第2の配線パターン及び前記第2の絶縁膜上に、前記第2の電極ポストの頂面を露出させた第2の封止部を形成する工程と、
- (16)露出した前記第1及び第2の電極ポストの頂面上に、第1及び第2の 外部端子を、それぞれ形成する工程と、
- (17)複数の前記開口部間を切断して、前記第1及び第2の半導体チップの 積層体を含む半導体装置の個片化を行う工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項21】 前記(4)工程から前記(9)工程までの間に、前記凹部の表面に、前記基体枠を、該凹部に設けられている第1の吸排気系により、吸引保持し、及び

前記(5)工程から前記(9)工程までの間に、前記凸部の表面に、前記第1 の半導体チップを、該凸部に設けられている第2の吸排気系により、吸引保持する

ことを特徴とする請求項20に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体装置及びその製造方法に関し、特に外部端子のさらなる増

加に対応するための構成を有する半導体装置及びその製造方法に関する。

[0002]

【従来の技術】

近年、パッケージ化された半導体装置のさらなる小型化、薄型化が要求されている。この要求に応えるために、パッケージ外形サイズが半導体チップの外形サイズと実質的に同一である、ウェハレベルチップサイズパッケージ(Wafer Level Chip Size Package)(以下、単にWCSPとも称する。)と呼ばれるパッケージ形態が提案されている。

[0003]

WCSPは、半導体チップを含んでいる。この半導体チップは、所定の機能を有する回路素子及びこの回路素子上に電気的に接続されている複数の電極パッドを具えている。半導体チップの表面上には、複数の電極パッドを、露出させるように、絶縁膜が形成されている。

[0004]

この絶縁膜の表面上には、露出している電極パッドに接続された複数の配線パターンが形成されている。

[0005]

これらの配線パターン上には、電極ポストが形成されている。そして、この絶縁膜と配線パターンとを覆い、かつ電極ポストの頂面が露出するように封止部が形成されている。

[0006]

さらに、電極ポストの頂面上には、例えばBGAパッケージの場合には半田ボールとして設けられた、複数の外部端子を具えている。

[0007]

このようにWCSPは、半導体チップの回路形成面上に相当する領域に、複数の外部電極を、例えば格子状に設ける、いわゆるファンイン構造を有している。

[0008]

このようなファンイン構造の外部電極を具えている半導体チップを、プリント 板上に搭載するにあたり、プリント板と外部電極との接続部における破断の発生 を防止する目的で、電極パッドを有する半導体チップと、半導体チップ上の所定の位置に形成され、電極パッドに接続される配線と、配線上の所定の位置に形成され、配線に接続される外部電極と、外部電極に接続されるプリント板と、半導体チップ上に形成された基板を有していて、基板及びプリント板の熱膨張を整合させるための樹脂層が基板上に設けられている構成、特に外部電極が樹脂層上に設けられている構造をとる半導体装置が知られている(例えば、特許文献1参照。)。

[0009]

さらに、半導体チップの反りを防止しつつ、コンパクト化及び高集積化することを目的として、いわゆるファンイン構造を有する2枚のWCSPタイプの半導体装置が、その背面同士を接着層を介して互いに接合されている構成を具えた半導体装置が知られている。

[0010]

この半導体装置の構成によれば、接合された2枚の半導体チップの電子回路形成面側にあたる外側表面には、封止樹脂層が形成されている。封止樹脂層を上下に貫いて導体ポストが形成されていて、この導体ポストは電子回路に、再配線回路を介して電気的に接続されている。さらに、この導体ポストの頂面には半田バンプが形成されている(例えば、特許文献2参照。)。

[0011]

【特許文献1】

特開2000-208556号公報(特許請求の範囲及び図5)

【特許文献2】

特開2000-277682号公報(特許請求の範囲及び図6)

[0012]

【発明が解決しようとする課題】

半導体装置の高機能化に伴い、1つのパッケージ化された半導体装置に形成される外部端子の数は、ますます増加する傾向にある。従来、このような外部端子の増加に対する要求には、隣接する外部端子同士の間隔を狭める構成とすることで対応している。外部端子の配置間隔と配置位置とに関しては、以下説明するよ

うに設計の自由度が著しく制限されている。

[0013]

上述した従来のWCSPは、隣接する外部端子同士の最小間隔は、具体的には 0.5mm程度とされている。また、7mm×7mm角のWCSPの場合には、 設けられている外部端子の数は160程度である。

[0014]

パッケージ化された半導体装置のさらなる外部端子の増加に対する要求により、7mm×7mm角のWCSPに300程度の外部端子を設けることが望まれている。

[0015]

上述したWCSPにおいて、隣接する外部端子同士の間隔をより狭めて、WCSPの表面上により多数の外部電極を形成することは、技術的には不可能ではない。

[0016]

しかしながら、7mm×7mm角のWCSPの表面積に300個の外部端子を 形成することは、かなり困難である。また、外部端子同士の間隔を狭めると、W CSPを実装基板上に実装するためには、極めて高度な技術が必要となる。

[0017]

例えば、複数の外部端子同士の間隔を、0.3 mm~0.7 mm程度の範囲で、実装基板の実装ピッチに合わせて形成することが求められる場合もある。

[0018]

このような場合に、従来のパッケージの構成では、基板上に半導体チップを、いわゆるフリップチップ接続により接続して、当該半導体チップを基板を介して、外部電極と接続するか又はワイヤボンディングにより基板と半導体チップとを接続して、基板を介して外部電極と接続している。いずれの接続手法も基板を使用するため、また、ワイヤのループの高さ分の封止材が余計に必要となるため、パッケージが厚くなってしまう。さらには基板のコストがかかるため、パッケージが高価となってしまう。特にフリップチップ接続の場合には、より高価なビルドアップ基板が必要となることから、パッケージがより高価なものとなってしま

う。

[0019]

また、一方、ワイヤボンディングによる接続を行った場合には、ワイヤ部分のインダクタンスが高くなってしまう。

[0020]

そこで、この発明の目的は、外部端子の配置間隔と配置位置の設計自由度が高まると共に、パッケージ自体のコンパクト化が可能な構成を有する半導体装置を提供することにある。

[0021]

【課題を解決するための手段】

この目的の達成を図るため、この発明の半導体装置は、下記のような構成上の特徴を有している。すなわちこの発明の半導体装置は、第1の面と、この第1の面と対向する第2の面と、第1の面から第2の面へと貫通する開口部とを有する基体枠を具えている。

[0022]

さらに、この発明の半導体装置は、複数の電極パッドを具えている第1の主表面と、この第1の主表面と対向する第2の主表面とを有し、第1の主表面のレベル(高さ、以下同じ。)が第1の面のレベルと実質的に同一のレベルとなるように、開口部内に配置されている半導体チップを具えている。

[0023]

また、絶縁膜が、複数の電極パッドの一部分を露出させて、第1の面上及び第 1の主表面上に形成されている。

[0024]

電極パッドの各々には、複数の配線パターンが電気的に接続されていて、これらは電極パッドから前記基体枠の第1の面の上側へと導出されている。

[0025]

配線パターン及び絶縁膜上には、封止部が配線パターンの一部分を露出するように形成されている

さらにこの発明の半導体装置は、基体枠の上側を含む領域の配線パターン上に

設けられた複数の外部端子を具えている。

[0026]

この発明の半導体装置の構成により、半導体チップを囲むように設けられている基体枠の上側(真上)を含む領域にも、外部電極を設けることができる構成としてあるので、外部電極の配置間隔及び配置位置等の設計の自由度を増大させた 半導体装置を提供することができる。

[0027]

また、この発明の半導体装置は、いわゆるWCSPの製造工程を適用することで、基板等のインターポーザを使用しない構成とすることができるので、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。

[0028]

また、フリップチップ接続との比較では、同等の電気的特性をより安価に得る ことができる。

[0029]

また、この発明の半導体装置の製造方法の主要工程は下記の通りである。

[0030]

下地上に、半導体チップ配置領域を露出させる、複数の開口部を有する基体枠を、設ける。

[0031]

複数の電極パッドが設けられた第1の主表面と、この第1の主表面に対向する 第2の主表面とを有する半導体チップを準備する。

[0032]

開口部内に、第1の主表面のレベルが基体枠の第1の面のレベルと実質的に同一のレベルとなるように、かつ第2の主表面が半導体チップ配置領域と対面するように、前記半導体チップを配置する。

[0033].

基体枠の第1の面上及び第1の主表面上に、絶縁膜を、電極パッドの一部分を 露出するように形成する。 [0034]

絶縁膜上に、電極パッドの各々に電気的に接続されていて電極パッドから基体 枠の第1の面の上側に導出された、複数の配線パターンを形成する。

[0035]

配線パターン及び絶縁膜上に、封止部を、第1の面上に位置する配線パターン の一部分を露出させて形成する。

[0036]

基体枠の上側を含む領域の配線パターン上に、複数の外部端子を接続して形成する。

[0037]

複数の半導体チップ間を切断して、半導体チップを含む半導体装置の個片化を 行う。

[0038]

この発明の半導体装置の製造方法によれば、より簡易な工程で、高機能化、多機能化及びコンパクト化された半導体装置を提供することができる。特に外部電極の配置間隔及び配置位置等の設計の自由度を極めて大きくすることができる、

[0039]

【発明の実施の形態】

以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の一つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。

[0040]

<第1の実施の形態>

図1及び図2を参照して、この発明の第1の実施の形態の半導体装置につき説明する。図1(A)は第1の実施の形態の半導体装置の構成を説明するための上

面からみた概略的な平面図であり、図1(B)は、配線パターンと電極ポストとの接続関係を説明するために、図1(A)の実線11で囲んだ一部領域を拡大して示した概略的な要部平面図である。また、図2(A)及び(B)は、図1(A)のI-I破線により切断した切断面を示す概略的な断面図である。なお、図2(A)は、この発明の半導体装置10が、その底面側に下地12を具えている構成例である。また、図2(B)は、下地12を具えていない構成例である。

[0041]

この発明の第1の実施の形態の半導体装置10は、下地12上に、貫通孔である開口部22を有する基体枠20を具えている(図2(A)参照。)。この基体枠20は、一例として、四角形の枠状部であって、好ましくは表面に対応する第1の面20a及び裏面に対応する第2の面20bを有していて、かつその中央部には、第1の面20aから第2の面20bへと貫通する四角形の開口部22が形成されている。

[0042]

この基体枠20は、例えばガラスエポキシ、又はポリイミド等の有機材料からなる板状体又はシート状体で形成することができる。さらにセラミック基板、金属基板及びSi基板を含む基板群から、適宜選択した基板で形成することができる。好ましくは、基体枠20としてSi基板を使用するのがよい。このようにすれば、後に形成される配線パターンの耐熱ストレス特性を向上させることができる。

[0043]

上述した開口部22は、基体枠20を構成している材料に応じて、例えばレーザー加工、パンチング等の機械加工、金型加工等の従来周知の手法により適宜形成することができる。この開口部22の大きさは、この開口部22の内側に半導体チップ30を設けることができる程度に、半導体チップ30の大きさと実質的に同一又は若干それよりも大きく設定する。開口部22は、基体枠20に複数個が格子状に、好ましくはそれぞれ互いに等間隔となるように配置されている。この間隔は、所望の外部端子の数、外部端子同士の間隔及び拡張部21の面積等を考慮して決定される。

[0044]

また、この開口部22内には、半導体チップ30が嵌め込み等により配置される。従って、半導体チップ30の側面37は、基体枠20によって囲まれていて、半導体チップ30の表面領域外に、これと隣接する基体枠20の表面領域が形成されている。この半導体チップ30は、第1の主表面36と、この第1の主表面36に対向する第2の主表面38と、この第1の主表面36と第2の主表面38との間に存在する1又は2以上の側面37を有している。この第1の主表面36のレベルが第1の面20aのレベルと実質的に同一となるようにされる。第1の主表面36の周縁に沿って複数が形成されている。

[0045]

半導体チップ30は、第1の主表面36が上面となるように、すなわち第2の 主表面38が下地12の半導体チップ配置領域14に対面するように、開口部2 2内に設けられている。

[0046]

基体枠20の第1の面20a上及び第1の主表面36上には、絶縁膜40が、 複数の電極パッド34の一部分が露出するように形成されている。

[0047]

この絶縁膜40の表面上には、複数の配線パターン42が、露出している電極 パッド34に電気的に接続されて形成されている。

[0048]

これら配線パターン42及び絶縁膜40を覆うように半導体チップ30及び基体枠20のそれぞれの表面領域上に封止部44が設けられている。上述の絶縁膜40と封止部44を総じて絶縁層48とも称する。それぞれの配線パターン42からこの封止部44を貫通して、この封止部44の表面に達する電極ポスト46がそれぞれ設けられている。これら電極ポスト46の一部は、半導体チップ30の上側(真上)に設けられており、また、残りの電極ポスト46は基体枠20の上側(真上)に設けられている。通常は、これら電極ポスト46は、一定の間隔で配列させてある。また、各電極ポスト46の頂面は、封止部44の表面に露出

している。この電極ポスト46はポスト電極とも称せられ、その露出された頂面には外部端子47が設けられている。外部端子47としては通常、半田ボール47aを設けている。この外部端子47は電極パッド34の配列間隔よりも広い間隔で配列されている。

[0049]

ここで、図1 (B) を用いて、電極パッド34と配線パターン42との接続関係につき説明する。これらの接続関係の理解を容易にするために図1 (A) の部分領域(実線で囲まれた領域)11を拡大して示してある。配線パターン42は、外部端子47の下部に接続されて位置する電極ポスト(図2に46で示す。)と、対応する電極パッド34とが規則的、かつ電気的に接続されている。これら配線パターン42を構成する配線として、例えば長配線42a、中配線42b及び短配線42cを設ける。これらの配線42a、42b及び42cを、この順番で、それぞれ対応する電極パッド34に、1つの配線と1つの電極パッドという、1対1の接続関係で、接続してある。

[0050]

この配線パターン42は、半導体チップ30の上側(真上)の領域及び基体枠20の上側(真上)、すなわち拡張部21の領域の境界にまたがるように設けられている。

[0051]

そのため、配線パターン42のうち、この境界上及び境界近傍のある程度の長さの部分領域をより太い、すなわち幅広あるいは肉厚の配線とするのがよい。

[0052]

このように、特にエッジ部効果とか、熱ストレス等により応力が集中しやすい と思われるパターン42の部分領域を太く形成しておくことにより、半導体装置 10の動作の信頼性が向上する。

[0053]

この基体枠20の上側(真上)の領域は、外部端子形成領域を半導体チップ3 0の表面領域外に拡張している意味で拡張部21と称せられる。この構成例では 拡張部21にも電極ポスト46が形成されている。

[0054]

そして、配線パターン42及び電極ポスト46を覆うように、封止部44が形成されている。封止部44は電極ポスト46の一部分が露出するように形成されている。

[0055]

この電極ポスト46を介して、外部端子47が形成されている。電極ポストを介さずに、封止部44から配線パターン42の一部分を露出させて、直接的に配線パターン42に外部端子を接続する構成とすることもできる。

[0056]

この構成例では、外部端子47を、例えば半田ボール47aで形成している。 これら半田ボール47aは、電極ポスト46の頂面と接触して設けられていて、 これら電極ポスト46を介して、配線パターン42と接続されている。この隣接 する電極ポスト46同士の配列及びその間隔は、例えばプリント基板等への実装 を考慮して、所望の配列及び間隔とすることができる。

[0057]

既に説明したとおり、これら電極ポスト46は、半導体チップ30の上側に対応する表面積の範囲のみならず、基体枠20の上側、すなわち拡張部21にも設けている。従って、電極ポスト46の配置位置及び配置間隔の設計の自由度が増す。すなわち、より実装が容易になるように、電極ポスト46、すなわち外部端子47の配置間隔の制限を緩和して、例えば実装基板側の構成上の要件に沿った、より広い間隔で形成することができる。具体的には基体枠20の面積を適宜調整することで、適切な配置間隔で、所望の数の外部電極を形成することができる

[0058]

この発明の半導体装置10の構成によれば、半導体チップ30の真上の領域外の拡張部21の領域に、外部端子47を設ける構成としてあるので、半導体装置10をいわゆるファンアウト構造又は第1の主表面36上の領域にも外部端子47が形成されているファンイン/ファンアウト構造として構成することが可能である。従って、外部端子47の配置間隔及び配置位置等の設計の自由度を大きく

することができる。

[0059]

また、この発明の半導体装置10は、いわゆるWCSPの製造工程を利用して、基板等のインターポーザを使用せずに半導体チップ30と外部電極47とを直接的に接続する構成とすることができるので、上述の効果に加えて、例えばワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、例えばフリップチップ接続との比較では、同等の電気的特性を有する半導体装置10をより安価に得ることができる。

[0060]

(第1の実施の形態の変形例)

次に、図3を参照して、第1の実施の形態の半導体装置の変形例につき説明する。なお、上面からみた平面図は図1(A)とほぼ同様であるので、その図示及び詳細な説明は省略する。

[0061]

図3(A)及び図3(B)は、図2(A)及び図2(B)にそれぞれ対応する変形例の半導体装置10'の概略的な断面図である。図3(A)は、その底面側に下地12を具えている構成例である。また、図3(B)は、下地12を具えていない構成例である。

[0062]

この変形例の半導体装置10'は、基体枠20の開口部22を画成する周の内側壁24の形状に特徴を有している。従って、第1の実施の形態と同様の他の構成成分については、同一の符号を付して示し、その重複する説明を省略する。

[0063]

この変形例の半導体装置10'においては、基体枠20の開口部22を画成する、この例では4面の内側壁24のそれぞれは、基体枠20側から、開口部22側、すなわち半導体チップ30に向かうに従って、4面それぞれの内側壁24の厚さが減少して肉薄となるように傾斜した形状、いわゆる楔形形状となっている

[0064]

内側壁24の形状をこのように構成すれば、第1の実施の形態で説明した半導体装置の作用効果と同等の作用効果を得ることができる上、後述する説明からも理解できるように、特にこの半導体装置10'の製造工程において、有利な効果を得ることができる。

[0065]

上述の第1の実施の形態及び/又は変形例の半導体装置10及び10'を例えば複数個積層してなる積層型半導体装置を構成することもできる。この場合には、例えば従来公知の方法により基体枠にスルーホールを形成して、層間結線を形成して積層された個別の半導体装置の相互接続用の端子を形成すればよい。

[0066]

(第1の実施の形態の第1の製造方法)

次に、図4 (A) ~図10 (B) を参照して、第1の実施の形態の半導体装置の第1の製造方法につき説明する。

[0067]

原則として、各図(A)はこの発明の半導体装置の構成を説明するための概略的な部分的平面図であり、各図の(B)図は(A)図のI-I破線により切断した切断面を示す概略的な断面図である。なお、例外として、図6(B)は、図6(A)に示した、実線11で囲まれた部分を拡大して示す拡大図であり、さらに図7は、図6(A)のI-I線に沿って切断して示した断面図である。

[0068]

まず、用意した下地12上に、複数の半導体チップ30が載置される半導体チップ配置領域14を設定する。なお、当然ながら、この半導体チップ配置領域14の輪郭は、基体枠20に設けられている開口部22の輪郭と実質的に一致している。隣接する半導体チップ配置領域14同士の間隔、従って隣接する開口部22同士の間隔を、互いに等間隔としておく。この間隔は、後に工程で実施される半導体装置の個片化、すなわち単一化処理に必要な下地のマージン面積、所望の外部端子の数に応じて形成される拡張部の表面領域の面積等を考慮して、十分な間隔とすればよい。

[0069]

まず、図4 (A) 及び(B) に示したように、設定された半導体チップ配置領域14と開口部22との位置合わせを行って、下地12上に、基体枠20を載置する。

[0070]

ここで下地12を、例えばガラスエポキシ、又はポリイミド等の有機材料からなる板状体又はシート状体で形成してもよい。あるいはセラミック基板、金属基板及びSi基板等の基板から、適宜選択した基板で形成することができる。また、下地12として、好ましくは、その表面の少なくとも基体枠20が載置される領域に、例えば加熱、紫外線照射その他の何らかの処理により剥離容易な接着手段(図示しない。)を具えるのがよい。

[0071]

特に、この発明の半導体装置が、下地を有しない構成とされる場合には、後の工程で、基体枠からの例えば剥離等の手法により容易に除去できる下地を選択するのがよい。具体的には例えば日東電工株式会社製の熱剥離シート「リバアルファ(商品名)」、三井化学株式会社製の耐熱型イクロステープ(商品名)又はSPシリーズ(商品名)等を剥離が可能な下地として用いることができる。さらには表面上に接着手段として例えば紫外線硬化型粘着材等が塗布されているガラス基板等も下地として適用して好適である。

[0072]

下地12上に載置された基体枠20は、下地12の表面に設けられた接着手段 により接着されて保持される。

[0073]

このようにして下地12上に予め設定された半導体チップ配置領域14は、基体枠20に形成されている開口部22から露出される。

[0074]

次に、図5(A)及び図5(B)に示したように、この開口部22内に露出されている半導体チップ配置領域14上に、半導体チップ30を配置する。

[0075]

好ましくは、この半導体チップ配置領域14上にも何らかの接着手段を設けておくのがよい。そしてこの接着手段により半導体チップ30を半導体チップ配置領域14上に接着保持するのがよい。

[0076]

20

ここで、基体枠20の第1の面20aの高さ、すなわち厚さd2と、開口部22内に設けられた半導体チップ30の表面の高さ、すなわち厚さd1とは、一致させるのが好ましい。しかしながら、基体枠20の第1の面20aと半導体チップ30の第1の主表面36の上側に配線パターンを、配線切れ等を生じる恐れなくして、形成できる髙低差の範囲であれば、双方の表面間に若干の段差が存在していてもよい。

[0077]

このとき、図3を用いて既に説明したような、基体枠20の開口部22の内側壁24の断面形状が傾斜を有するいわゆる楔形状となっている場合、この内側壁24の表面が傾斜を有するため、半導体チップ30を、この内側壁24の傾斜に沿って、その表面を滑らせることで、開口部22内の所望の位置に、よりスムーズかつ容易に配置することができる。

[0078]

半導体チップ30は、第1の主表面36に対向する第2の主表面38を有している。この半導体チップ30には、所定の機能を有する回路素子が形成されている(図示しない。)。そして、第1の主表面36には、この回路素子と電気的に接続されている電極パッド34が設けられている。電極パッド34は、第1の主表面36の周縁に沿って配列するように設けられている。

[0079]

上述した半導体チップ30は、その第2の主表面38が半導体チップ配置領域14において下地12と対面するように、開口部22内に、例えば嵌め込まれて設けられる。このとき第2の主表面38は、半導体チップ領域14表面に接着手段が設けられている場合には、これにより接着されて保持される。

[0080]

次いで、基体枠20の第1の面20a上及び第1の主表面36上に、絶縁膜4

○を形成する。この絶縁膜40は、半導体チップ30の電極パッド34の少なくとも一部分が露出するように、形成される。

[0081]

このとき、一旦、電極パッド34を覆うように絶縁膜40を形成した後、例えばフォトリソグラフィ法等を用いて、電極パッド34の頂面を露出させる工程としてもよい。

[0082]

また、上述したように基体枠20の表面と、半導体チップ30の第1の主表面36とに段差が生じる場合や、基体枠20の内側壁24の表面が、上述したような傾斜を有する場合がある。このような場合には、絶縁膜40用の絶縁材料により、後の工程で、配線パターンが形成できる程度に、この段差を緩和するか、又は絶縁膜40の表面を実質的に平坦に形成することもできる。

[0083]

この絶縁膜40の形成は、適切な絶縁性材料を用いて、基体枠20の材質に応じた好適な方法、例えばスピンコート法、印刷法又は直接塗布法等といういずれかの従来公知の手法により、行える。

[0084]

このとき、基体枠20と半導体チップ30との間に間隙が生じる場合には、この間隙に絶縁材料が入り込んで、基体枠20と半導体チップ30とは固着されて一体とされる。

[0085]

然る後、図6及び図7に示すように、この絶縁膜40の表面上に、複数の配線パターン42を形成する。これら配線パターン42の形成は、絶縁膜40の表面上に、それぞれの配線パターン42が対応する電極パッド34に電気的に接続するように設定してから、形成されるべき外部端子の配置を考慮して行う。

[0086]

具体的には適用可能な配線プロセスルールに従って、配線幅、配線間隔及び最適角度等を決定して、可能な限り最短距離となるように接続する。例えば図示したように半導体チップ30の周縁に沿って形成されている複数の電極パッド34

に対して、原則として最短距離となるように、長配線42a、中配線42b及び短配線42cを一組とする配線パターン群を複数組形成し、一方の端部をそれぞれ対応する電極パッド34に接続する。そして、他方の端部には、電極ポスト搭載用のパッドが形成されていて、電極ポストを介して外部端子47(半田ボール47a)が接続される。

[0087]

なお、図5 (A) 及び図6 (A) に示す構成例においては、電極パッド34の 配置数は、実際よりも少ない数として図示してある。

[0088]

この配線パターン42の形成は、絶縁膜40の表面領域のうち、基体枠20の上側(真上)に相当する領域、すなわち拡張部21を含む絶縁膜40上の所望の領域に、従来公知のWCSPの製造工程におけるスパッタ工程及びフォトリソグラフィ工程等の配線パターンの形成プロセスにより、行うことができる。

[0089]

配線パターン42の形成材料は、任意好適な材料を選択できるが、例えばアル ミニウム、銅及び金属合金等の材料により形成するのがよい。

[0090]

この配線パターン42の形成工程において、この配線パターン42に、上述した段差に基因する応力が集中すると想定される場合には、この応力が集中する配線パターン42の領域を若干太く、すなわち幅広または肉厚に形成してもよい。

[0091]

次いで、図8(A)及び(B)に示したように、各配線パターン42の表面上に、これらと電気的に接続される電極ポストをそれぞれ形成する。これら電極ポスト46を基体枠20の上側(真上)の拡張部21の表面領域と、半導体チップ30の上側(真上)の拡張部21に近い領域とに設ける。これら電極ポスト46を、格子状に所定の間隔で配列するように形成する。この間隔は、上述したように実装を考慮した間隔、すなわち一定な、或いは不規則の間隔とすることができる。

26

[0092]

この電極ポスト46はメッキ及びフォトリソグラフィ等の従来公知のWCSPの製造工程における電極ポスト46の形成プロセスにより、材料を適宜選択して、行うことができる。

[0093]

さらに配線パターン42及び電極ポスト46が形成されている絶縁膜40の表面上を覆うように、封止部44を形成する。電極ポスト46を介さずに外部端子を形成する場合には、外部端子を形成する位置に配線パターン42の一部分が露出するように封止部44を形成すればよい。

[0094]

この封止工程は、従来公知の方法により、従来公知の封止材料を使用して実施することができる。

[0095]

然る後、図9(A)及び(B)に示したように、封止部44をその表面側から削り取って、電極ポスト46の頂面(上面とも称する。)を、露出させる。

[0096]

この工程は、従来公知の研削や、研磨工程を適用して行う。

[0097]

また、封止部44の形成に、フィルム成形等の方法を適用することもできる。 その場合には、電極ポスト46に実質的に負荷をかけることがない。また、その 場合には、上述した封止部44に対する研削工程を要せずに電極ポスト46の頂 面を封止部44の表面に露出するように直接的に形成する。

[0098]

電極ポスト46の露出した頂面に対して設計上必要な任意好適な処理を行って もよい。例えば電極ポスト46の材料を銅とした場合には、電極ポスト46の頂 面にバリアメタル層として、薄いNi(ニッケル)膜を形成すること等してもよ い。

[0099]

次いで、封止部44の表面から露出している電極ポスト46を介してその上面

に、外部端子47として例えば半田ボール47aを形成する。

[0100]

次いで、図10(A)及び(B)に示したように、一点破線 a で示した切断線に沿って、複数の半導体チップ同士の間を切断して、所定の機能を発揮する単一の半導体装置を含む構造体として個片化する。

[0101]

この個片化工程は、好ましくは高速回転するブレードにより、切削することにより行うのがよい。

[0102]

次に、個片化された構造体の基体枠20の第2の面20b及び半導体チップ30の第2の主表面38から、これらに接着保持されている下地12を、剥離して除去する。

[0103]

下地12上に上述したような剥離可能な接着手段を具えるか、又は剥離可能な接着手段を設けて、製造工程を実施した場合には、この接着手段に応じた処理、例えば加熱、温水による処理、又は紫外線照射等の処理により、下地12の剥離工程を行うのがよい。具体的には、例えば下地12として熱剥離シートを適用した場合には、その接着手段に対して所定の温度で加熱を行うことにより、下地12を剥離することができる。また、例えば接着手段として紫外線照射型粘着材を適用した場合には、紫外線照射により、その粘着材を硬化することで、下地12の剥離を行うことができる。

[0104]

この剥離工程は、電極ポスト46の形成工程後、封止工程後又は個片化工程後のいずれのタイミングでも実施することができるが、拡張部21の機械的強度等を考慮して、好ましくは封止工程終了後に行うのがよい。

[0105]

上述した構成例においては、半導体チップ30を2行×X列(Xは2以上の正数)の格子状に配列させて半導体装置を製造する例につき説明したが、この配列に何ら限定されるものではなく、半導体チップを設計事項に応じた任意好適な行

列配列として設けて、半導体装置を多数同時に製造することもできる。

[0106]

このように、第1の製造方法によれば、いわゆるWCSPの製造工程を適用できるので、半導体装置を製造するための特別な工程を使用することなく、この実施の形態の半導体装置を簡易な工程で製造することができる。

[0107]

(第1の実施の形態の第2の製造方法)

次に、図11(A)~図13(B)を参照して、第1の実施の形態の半導体装置の第2の製造方法につき説明する。なお、後述する製造工程において、適用される材料、工程の実施条件等は第1の方法と同様であるので、その詳細な説明は省略する。

[0108]

この第2の製造方法では、上述の第1の製造方法で説明した下地1、2の代わりに、治具を使用して、各工程を実施することを特徴としている。

[0109]

ここで、まずこの第2の製造方法に適用して好適な治具の構成につき、図11 を参照して説明する。

[0110]

図11(A)は、この発明の半導体装置の製造方法に適用して好適な治具の構成を説明するための概略的な部分的平面図であり、図11(B)は図11(A)のI-I破線により切断した切断面を概略的に示す図である。

[0111]

この治具50は、製造過程において、構成要素の保持をしたり、あるいは心合わせするための工具である。この構成例では、この治具50は、複数の凸部52と、これらの凸部52同士の間隙に位置する凹部54とを具えた台座である。凸部52の形状は、ここでは一例として直方体としてある。この凸部52の表面(以下、頂面と称する場合もある。)の輪郭形状と表面積は、半導体チップ30の第2の主表面38の面積と実質的に同一の面積としてある。また、凸部52の高さ、すなわち側壁部52aの高さhは、基体枠20を治具50上に固定し、かつ

凸部52の表面上に半導体チップ30を載置したとき、半導体チップ30の第1の主表面36と、基体枠20の第1の面20aが段差のない平坦な面を形成する程度の高さに設定するのがよい。上述したように、半導体チップ30と基体枠20との間に若干の段差が存在したとしても、後で形成される配線パターンに、断線等を生じる恐れがない程度の範囲の大きさの段差であれば、特に問題ない。

[0112]

治具50は、基体枠20及び/又は半導体チップ30に対する接着性の低い、 金属又はセラミック等の材料により構成するか、又はこれらに対して接着性の低いテフロン(登録商標)等を被膜した材料により適宜構成するのがよい。このようにすれば、半導体装置又は製造中途の構造体を、治具50から容易に剥離できる。

[0113]

この治具50には、好ましくは凹部54に第1の貫通孔56を形成しておくのがよい。そして、この第1の貫通孔56には基体枠20を凹部54に吸引保持するための第1の吸排気系58を接続する構成とするのがよい。図中、この吸排気系をブロックで示してある。

[0114]

また、好ましくは凸部52にも同様に、第2の貫通孔57を形成しておくのがよい。そして、この第2の貫通孔57には半導体チップ30を凸部52に吸引保持するための第2の吸排気系59を接続する構成とするのがよい。図中、この吸排気系をブロックで示してある。

[0115]

この第1及び第2の吸排気系56及び58は、従来公知の例えば真空ポンプ、 配管等を含む真空排気系で構成することができる。

[0116]

次に、この治具50を用いた第1の実施の形態の半導体装置の第2の製造方法 につき、図12及び図13を参照して説明する。

[0117]

なお、この第2の製造方法においては、基体枠に対する半導体チップの配列構

造は、第1の製造方法と同様であるとする。

[0118]

予め、図11を参照して、既に説明した、治具50を準備しておく。

[0119]

そして、図12(A)に示したように、治具50の凹部54の底面上に、凸部52の側壁部52aを囲み、かつ凸部52の表面を開口部22に露出させるように、基体枠20を、載置する。

[0120]

ここで、上述したように、治具50の凹部54に第1の貫通孔56を設け、この貫通孔56に第1の吸排気系58を接続してある場合には、基体枠20の第2の面20bと凹部54の表面との接触面(間隙)を真空引きして基体枠20を治具50に吸引保持する。

[0121]

次いで、図12(B)に示したように基体枠20の開口部22内であって、凸部52上に、半導体チップ30の第2の主表面38を、凸部52の表面に対面させて配置する。

[0122]

このとき、図3を参照して既に説明したように、基体枠20の開口部22の内側壁24が半導体装置30に向かうに従って先細、すなわち肉薄となるように、内側壁24が傾斜面を有する場合には、この傾斜面に沿って滑らせるようにして半導体チップ30を配置する。

[0123]

上述したように、凸部52に第2の貫通孔57を設け、この貫通孔57に第2の吸排気系59を接続させてある場合には、半導体チップ30の第2の主表面38と凸部52の表面との接触面を真空引きして、半導体チップ30を治具50に吸引保持する。

[0124]

基体枠20又は半導体チップ30を、治具50上に、吸引保持するための真空の程度は、基体枠20又は半導体チップ30を安定に保持できる程度であればよ

٧١。

[0125]

次に、治具50上に配置されている基体枠20の表面上及び半導体チップ30 の第1の主表面36上に、絶縁膜40を、半導体チップ30が具えている電極パッド34の頂面を露出させるようにして形成する(図12(B))。

[0126]

このとき、第1の方法で説明したように、一旦、電極パッド34を覆うように 絶縁膜40を形成した後、電極パッド34の頂面を露出させるような工程として もよい。好ましくは絶縁膜40を平坦に形成するのがよいのは同様である。

[0127]

基体枠20と半導体チップ30との間に若干の間隙が存在する場合には、この間隙に絶縁膜40を形成するための絶縁材料が入り込んで基体枠20と半導体チップ30とを一体に固着するように、絶縁膜40を形成する。

[0128]

次いで、図12(C)に示したように、絶縁膜40の表面上に、複数の配線パターン42を、それぞれの電極パッド34の頂面と電気的に接続するように形成する。この場合、第1の製造方法と同様に1つの配線パターンは1つの電極パッド34と1対1の関係で接続する。

[0129]

然る後、各配線パターン42に1つの割合で電極ポスト46を接続形成する。 この電極ポスト46は、基体枠20の上側(真上)の拡張部21の領域と、この 拡張部21に近接した、半導体チップ30の上側(真上)の領域とに設けられる

[0130]

次に、図13(A)に示したように、配線パターン42及び電極ポスト46が 形成されている絶縁膜40の表面上を覆う封止部44を形成する。

[0131]

さらに図13(B)に示したように、封止部44の表面に、電極ポスト46の 頂面を、封止部44の表面を削り取って露出させる。

[0132]

次に、露出している電極ポスト46の頂面に、外部端子47として半田ボール47aを、形成する。

[0133]

次いで、図13(C)に示したように、基体枠20の第2の面20b及び半導体チップ30の第2の主表面38から、治具50を、真空吸引手段が用いられている場合には真空を解除した後、剥離する。

[0134]

然る後、複数の半導体チップ30間にある基体枠20及び封止部44を切削して個片化する。

[0135]

このような工程により、第1の製造方法で説明したと同様の構成を具えている 半導体装置が製造される。

[0136]

なお、この第2の製造方法により製造される半導体装置は、底面側、すなわち 基体枠20の第2の面20bと第2の主表面38との間に、治具50の凸部52 による段差が生じるが、特に所望でない限り、さらなる処理工程は必要ない。

[0137]

この第2の製造方法によれば、治具は、繰り返して使用することができる。このように、第1の製造方法のように下地を使用する必要がないので、製造工程に必要な部材を削減することができる。従って、製造コストの削減が期待される。また、貫通孔を介した吸排気系により、基体枠及び/又は半導体チップを吸着保持する構成とする場合には、さらに基体枠及び半導体チップの治具への保持及び剥離が容易かつ迅速に行うことができるので、スループットの向上が期待される

[0138]

<第2の実施の形態>

図14(A)及び図14(B)、並びに図15(A)を参照して、この発明の 第2の実施の形態の半導体装置につき説明する。なお、この第2の実施の形態の 説明において、上面から見た平面図は、既に説明した第1の実施の形態の平面図とほぼ同様であるので、断面図のみによって説明するものとし、平面図の説明は省略する。さらに、適用される材料、工程の実施条件等は第1の実施の形態の場合と同様であるのでその詳細な説明は省略する。

[0139]

図14(A)は、第2の実施の形態の半導体装置の構成を説明するための概略的な平面図であり、図14(B)は、配線パターンと電極パッド及び層間結線(スルーホール)との接続関係を説明するために、図14(A)の実線11で囲んだ一部領域を拡大して示した概略的な要部平面図である。

[0140]

図15(A)は第2の実施の形態の半導体装置の構成を説明するための断面図であり、図14(A)のI-I破線により切断した切断面を示す概略的な断面図である。

[0141]

この発明の第2の実施の形態の半導体装置10は、第1の実施の形態の場合と同様に第1の面20aから第2の面20bへ貫通する貫通孔である開口部22を有する基体枠20を含んでいる。この基体枠20の第1の面20aの上側及び第2の面20bの上側に相当する領域が拡張部21となる。

[0142]

基体枠20には貫通孔である開口部22が形成されている。この開口部22の大きさは、第1の半導体チップ30及び第2の半導体チップ60の積層体が設けられる程度に、同一又は若干大きめに設定して形成されている。開口部22の高さ、すなわち基体枠20の厚さは、第1及び第2の半導体チップ30及び60を積み重ねた厚みと実質的に等しくするのがよい。例えば第1及び第2の半導体チップ30及び60が接着材等により互いに接着される場合には、第1の半導体チップ30及び/又は第2の半導体チップ60の厚さを、研磨又は研削等によって調節するのがよい。しかしながら、基体枠20の厚さを調整することが可能な場合には、開口部22の高さは、後にこの開口部22内に設けられる第1の半導体チップ30及び第2の半導体チップ60の重ね合わせた厚さと等しく設定すれば

よい。さらに第1の半導体チップ30と第2の半導体チップ60とが互いに接着 材により接着される構成の場合には、この接着材の厚さも考慮して、開口部22 の高さ、すなわち基体枠20の厚さを設定すればよい。

[0143]

基体枠20には、開口部22とは別に、所望によりスルーホール26が形成されていてもよい。このスルーホール26は、基体枠20の表面側と裏面側の電気的導通を取るために設けてある。この構成例では、基体枠20の周縁に沿うように複数個を形成してある。

[0144]

スルーホール26の内部は、例えばアルミニウム合金及びタングステン合金等の適宜の導電性材料により、常法に従って導通を取るための層間結線28を形成しておく。

[0145]

開口部22内には、第1の半導体チップ30及び第2の半導体チップ60が、 それぞれの第2の主表面38及び第4の主表面68を互いに接するように設けられている。

[0146]

第1の半導体チップ30は、所定の機能を有する第1の回路素子(図示せず。)と、この第1の回路素子と電気的に接続されている、複数の第1の電極パッド34は、第1の主表面36の周縁に沿って、複数個が設けられている。また、第1の半導体チップ30は、第1の主表面36と、この第1の主表面36に対向する第2の主表面38と、第1の主表面36と第2の主表面38との間に存在する1又は2以上の側面37を有している。第1の半導体チップ30は、第1の主表面36が上面となるように開口部22内に設けられている。この第1の半導体チップ30は、第1の実施の形態と同様に、好ましくは基体枠20の第1の面20aのレベルと第1の半導体チップ30の第1の主表面36のレベルとが実質的に同一のレベルとなるように、開口部22内に設けるのがよい。

[0147]

同様に、第2の半導体チップ60は、所定の機能を有する第2の回路素子(図示せず。)、第3の主表面66と、この第3の主表面66に対向する第4の主表面68と、第3の主表面66と第4の主表面68との間に存在する1又は2以上の側面67を有している。そして、この第2の半導体チップ60は、第2の回路素子と電気的に接続されている複数の第2の電極パッド64を具えている。この第2の電極パッド64は、第3の主表面66の周縁に沿って複数個が設けられている。

[0148]

第2の半導体チップ60は、その第3の主表面66が下側に向くようにして、 基体枠20の第2の面20bのレベルと第2の半導体チップ60の第3の主表面 66のレベルとが、実質的に同一のレベルとなるように、開口部22内に設けら れている。ここで、第1の半導体チップ30の第2の主表面38と第2の半導体 チップ60の第4の主表面68とは互いに接着材等により接着して固定する構成 とするのがよい。

[0149]

基体枠20の第1の面20a及び第1の半導体チップ30の第1の主表面36 上には、第1の絶縁膜40が、第1の電極パッド34の一部分及び層間結線28 の一方の端部を露出させるようにして、形成されている。

[0150]

同様に、基体枠20の第2の面20b及び第2の半導体チップ60の第3の主表面66上には、第2の絶縁膜70が、第2の電極パッド64の一部分及び層間結線28の他方の端部を露出させるようにして、形成されている。

[0151]

第1の絶縁膜40の表面上には、複数の第1の配線パターン42が、露出している第1の電極パッド34の一部分及び/又は層間結線28の一方の端部に電気的に接続されて形成されている。

[0152]

同様に、第2の絶縁膜70の表面上には、複数の第2の配線パターン72が、 露出している第2の電極パッド64の一部分及び/又は層間結線28の他方の端 部に電気的に接続されて形成されている。

[0153]

これら第1の配線パターン42は、第1の半導体チップ30上の領域及び基体 枠20の第1の面20a上の領域の境界にまたがるように設けられている。

[0154]

同様に、第2の配線パターン72は、第2の半導体チップ60上の領域及び基体枠20の第2の面20b上の領域の境界にまたがるように設けられている。

[0155]

上述したように、これら第1又は第2の配線パターン42又は72において、これらは、基体枠20の第1の面20a又は第2の面20bの上側(真上)の領域と第1又は第2の半導体チップ30又は60の第1の主表面36又は第3の主表面66の上側(真上)の領域の境界とにそれぞれまたがって形成されるので、境界とその境界近傍の第1及び第2の配線パターン42及び72の部分領域を、ある程度の長さにわたって、より太い配線とするのがよい。

[0156]

このとき、層間結線28が存在する場合には、その一方の端部が第1の配線パターン42に、及びその他方の端部が第2の配線パターン72に、それぞれ電気的に接続される。すなわち第1の半導体チップ30の出力信号を半導体装置10の裏面(下面)側に、そして第2の半導体チップ60の出力信号を半導体装置10の表面(上面)側にそれぞれ出力することができる。例えば、第2の半導体チップ60の出力信号を、第1の配線パターン42を介して、第1の半導体チップ30に入力することもできる。

[0157]

第1及び第2の配線パターン42及び72が形成されている第1及び第2の絶縁膜40及び70の表面上には、第1及び第2の封止部44及び74が、第1及び第2の配線パターン42及び72の一部分を露出するように形成されている。この第1の絶縁膜40と第1の封止部44とを総じて第1の絶縁層48と称し、第2の絶縁膜70と第2の封止部74とを総じて第2の絶縁層78と称する。このとき層間結線28に接続されている第1及び第2の配線パターン42及び72

の一部を露出する構成としてもよい。

[0158]

そして、露出している第1及び第2の配線パターン42及び72上であって、 基体枠20の第1の面20a及び第2の面20bの上側(真上)、すなわち拡張 部21を含む領域には、第1及び第2の外部端子47及び77が接続されている

[0159]

例えば第1及び第2の電極ポスト46及び76を介して、それぞれ、第1及び 第2の半田ボール47a及び77aとして、複数の第1及び第2の外部端子47 及び77が形成されている。

[0160]

このとき、層間結線28に接続されている第1及び第2の配線パターン42及び72上に、外部端子を接続する構成としてもよい。例えば第1の電極パッド34に接続されている第1の配線パターン42を外部端子に接続することなく、層間結線28に接続し、この層間結線28を介して、第2の電極パッド64に接続されていない第2の配線パターン72を介して、この第2の配線パターン72上に外部端子を形成する構成とすることもできる。また、層間結線(スルーホール)28上に直接的に外部端子を接続する構成としてもよい。

[0161]

隣接する第1の電極ポスト46同士及び隣接する第2の電極ポスト76同士の 間隔は、例えばプリント基板等への実装を考慮して、適宜所望の間隔とすること ができる。

[0162]

この第1及び第2の電極ポスト46及び76は、第1及び第2の半導体チップ30及び60の第1及び第3の主表面36及び66上に対応する面積の範囲のみならず、基体枠20の第1の面20a及び第2の面20b上を含む領域、すなわち拡張部21にも設けることができる。従って、第1及び第2の電極ポスト46及び76の配置位置及び配置間隔の設計の自由度が増す。すなわち、半導体装置10の実装基板への実装がより容易になるように、第1及び第2の電極ポスト4

6及び76、すなわち第1及び第2の外部端子47及び77の配置間隔の制限を 緩和して、例えば実装基板側の要求に沿った、より広い間隔で形成することがで きる。

[0163]

この第2の実施の形態の半導体装置によれば、第1の実施の形態と同様の効果に加え、2つの半導体チップを、直接的に積層することができるので、半導体装置をより薄型にすることができる。そして、スルーホールを経て、例えば2つの半導体チップを相互に接続することができるので、また、例えば一方の半導体チップへの入力信号又は半導体チップからの出力信号を、従来使用され問題の多かった金属ワイヤを介さずに、直接的に半導体装置の反対面側に入出力することができる。従って、半導体装置のさらなる多機能化及び動作の高速化を実現することができる。

[0164]

また、複数の第2の実施の形態の半導体装置を、その外部端子同士を積層用の端子として接続することにより積層する構成とすれば、さらなる多機能化及び動作の高速化を容易に実現することができる。このような積層用の端子をいわゆるファンイン部にも配置することができるため、パッケージのさらなる小型化及び薄型化が可能である。

[0165]

(第2の実施の形態の半導体装置の変形例)

図15(B)を参照して、第2の実施の形態の半導体装置の変形例につき説明する。なお、上面からみた平面図は図14(A)と同様であるので、その詳細な説明は省略する。

[0166]

図15(B)は、第2の実施の形態の変形例の半導体装置10°の横断面を示す概略的な断面図である。

[0167]

この変形例の半導体装置10'は、基体枠20の開口部22の内側壁24の形状に特徴を有している。従って、第1及び第2の実施の形態と同様の他の構成成

分については、同一の符号を付して示し、その重複する説明を省略する。

[0168]

この変形例の半導体装置10'の基体枠20の開口部22を画成する内側壁24の断面形状は、基体枠20の両面側から半導体チップ側へ、先端に向かうほど 先細、すなわち肉薄となるようにしてある。すなわち、内側壁24は、基体枠20の第1の面20a及び第2の面20bの両面側から、開口部22内に設けられている第1及び第2の半導体チップ30及び60の側面に向かって厚さが減少していく。

[0169]

内側壁24の形状をこのようにすれば、第2の実施の形態で説明した半導体装置と同等の作用効果に加え、特に製造工程において、有利な効果を得ることができる(後述する)。

[0170]

(第2の実施の形態の製造方法)

次に、図16(A)~図18(C)を参照して、第2の実施の形態の半導体装置の製造方法につき説明する。なお、各図において、平面図は第1の実施の形態で説明した図とほぼ同じであるので、その図示及びその詳細な説明は省略する。さらに、適用される材料、工程の実施条件等は第1の実施の形態と同様であるのでその詳細な説明は省略する。

[0171]

各図は、半導体装置の製造中途の構造体の横断面を示す概略的な断面図である。なお、後述する各製造工程において、適用される材料、工程の実施条件等は第1の実施の形態の製造方法と同様であるので、その詳細な説明は省略する。

[0172]

この第2の実施の形態の半導体装置の製造方法では、上述の第1の実施の形態 の第2の製造方法と同様に、治具を使用して、一部工程を実施することを特徴と している。

[0173]

まず、この第2の実施の形態の製造方法に適用して好適な治具につき説明する

が、この治具は、図11を参照して既に説明した治具50の構成とほぼ同様の構成を具え、同様の材料により構成されているので、その詳細な説明は省略し、同一の構成については同一番号を使用して図11(A)及び図11(B)を参照しつつ、その特徴について説明する。

[0174]

第2の実施の形態の製造方法に適用して好適な治具50は、複数の凸部52と、これらの凸部52同士の間隙に位置する凹部54とを具えているのは第1の実施の形態と同様である。また、凸部52の表面領域の輪郭及び面積は、半導体チップ30の第2の主表面38の輪郭及び面積と少なくとも一致、すなわち同一としてあるのも同様である。この第2の実施の形態の半導体装置の製造方法に適用して好適な治具50は、凸部52の高さ、すなわち側壁部52aの高さhに特徴を有している。

[0175]

具体的には、側壁部52aの高さhは、製造工程の実施において、基体枠20を治具50の凹部54に載置し、かつ第1の半導体チップ30を凸部52の表面上に載置したときに、第1の半導体チップ30の第1の主表面36のレベルと、基体枠20の第1の面20aのレベルが実質的に同一となるように、設定されている。

[0176]

このとき上述したように、第1の半導体チップ30と基体枠20との間に若干の段差が存在したとしても、この段差に基因して、配線パターンに、切断等の不具合を生じさせる恐れがなければ、特に問題となることはない。

[0177]

第1の実施の形態で既に説明した治具と同様に、治具50には好ましくは凹部54に第1の貫通孔56及び/又は凸部52にも第2の貫通孔57を形成しておくのがよい。そして、この第1の貫通孔56及び第2の貫通孔57には、基体枠20を凹部54に、半導体チップ30を凸部52にそれぞれ吸引保持するための第1及び第2の吸排気系58及び59を接続する構成とするのがよい。

[0178]

次に、この治具50を用いた第2の実施の形態の半導体装置の製造方法につき 説明する。

[0179]

予め、上述の構成を具えた治具50を準備しておく。

[0180]

そして、図16(A)に示したように、治具50の凹部54上に、凸部52の側壁部52aを囲み、かつ凸部52の表面を露出させる貫通孔である複数の開口部22を有する基体枠20を、載置する。

[0181]

また、図15(A)及び図15(B)を参照して説明したように、この基体枠20に貫通孔であるスルーホール26が形成されている場合には、スルーホール26の内部は、例えばアルミニウム合金及びタングステン合金等の導電性材料により、常法に従って導通をとるための層間結線28が形成されているものとする

[0182]

上述したように、凹部54に第1の貫通孔56及びこれに接続される第1の吸排気系58を具える構成としてある場合には、これらにより基体枠20の第2の面20bと凹部54の表面との接触面(間隙)を真空引きして吸引保持する。

[0183]

次いで、図16(B)に示したように、基体枠20の開口部22内の凸部52 上に、第1の半導体チップ30の第2の主表面38を凸部52と対面させて配置する。

[0184]

このとき、図15(B)を参照して既に説明したように、基体枠20の開口部22の内側壁24を上述したように傾斜を有する形状としている場合には、その傾斜面に沿って滑らせるようにして第1の半導体チップ30を配置する。

[0185]

ここで、上述したように、凸部52に第2の貫通孔57及びこれに接続される 第2の吸排気系59を具える構成としてある場合には、第1の半導体チップ30 の第2の主表面38と凸部52の表面との接触面を真空引きして吸引保持する。

[0186]

次いで、治具50上に配置されている基体枠20の第1の面20a上及び第1の半導体チップ30の第1の主表面36上に、第1の電極パッド34の一部分が露出するように第1の絶縁膜40を形成する。このとき、層間結線28が形成されている場合(図15(A)、図15(B)参照)にはこの層間結線28を露出させるようにして第1の絶縁膜40を形成する。

[0187]

このとき、第1の実施の形態で説明したように、一旦、第1の電極パッド34 及び層間結線28を覆うように第1の絶縁膜40を形成した後、第1の電極パッド34及び層間結線28が露出するような工程としてもよい。第1の実施の形態 と同様に、好ましくは第1の絶縁膜40は平坦に形成するのがよい。

[0188]

基体枠20と第1の半導体チップ30との間に若干の間隙が存在する場合には、この間隙に第1の絶縁膜40を形成するための絶縁材料が入り込んで基体枠20と第1の半導体チップ30とを一体に固着するように、第1の絶縁膜40を形成する。

[0189]

次いで、図16(C)に示したように、第1の絶縁膜40の表面上に、複数の 配線パターンを含む第1の配線パターン42を、露出している第1の電極パッド 34の一部分に電気的に接続するように形成する。このとき、層間結線28が存 在する場合には、第1の配線パターン42を介して第1の電極パッド34と層間 結線28とについても電気的に接続する。

[0190]

然る後、図17(A)に示したように、第1の配線パターン42上に電極ポスト46を形成する。第1の実施の形態と同様に、原則として1つの配線パターンには1つの電極ポストを設ける。これらの電極ポスト46は、半導体チップ30の上側の配線パターンのみならず、基体枠20の第1の面20aの上側(真上)に相当する領域、すなわち拡張部21として機能する領域にも、複数の電極ポス

ト46を、形成する。

[0191]

次に、第1の配線パターン42及び第1の電極ポスト46が形成されている第 1の絶縁膜40の表面上を覆う第1の封止部44を形成する。

[0192]

引き続き、第2の半導体チップ60の第3の主表面66側に上述と同じ工程で 封止部まで形成する。すなわち、第1の半導体チップ30が開口部22内に設け られている状態の基体枠20を、治具50から、取り外し、第2の半導体チップ 60の第3の主表面66を上面として、裏返す。

[0193]

図17(B)に示したように、第2の半導体チップ60を、開口部22内の第 1の半導体チップ30の第2の主表面38上に、第2の半導体チップ60の第4 の主表面68が対面するように設ける。

[0194]

ここで、好ましくは第1の半導体チップ30の第2の主表面38と第2の半導体チップ60の第4の主表面68とを互いに接着材等により接着するのがよい。

[0195]

第2の半導体チップ60の第3の主表面66のレベルと基体枠20の第2の面20bとのレベルが揃わない場合には、第1の半導体チップ30と第2の半導体チップ60の第4の主表面68同士の間に何らかのスペーサ部材を挿入するか、又は接着材等の厚さにより、第2の半導体チップ60の第3の主表面66のレベルと基体枠20の第2の面20bのレベルとが実質的に同一のレベルとなるように調節することもできる。

[0196]

また、上述したように、この発明の第2の実施の形態の半導体装置は、第1の 半導体チップ30と第2の半導体チップ60との平面サイズ、すなわち第1の主 表面と第3の主表面同士及び第2の主表面と第4の主表面同士の大きさに差異が ある場合も適用可能である。このとき、基体枠20と第1の半導体チップ30又 は第2の半導体チップ60との間に生じる間隙の大きさは、後に形成される第2 の配線パターン72が形成可能な範囲の大きさとされる。

[0197]

このように、基体枠20と、第1の半導体チップ30及び第2の半導体チップ60との間に生じる段差及び間隙は、後に形成される第2の配線パターン72が不具合なく形成可能な範囲であれば、さらなる処理工程による調節は必要ない。

[0198]

そして基体枠20の第2の面20b上及び第2の半導体チップ60の第3の主表面66上に、第2の絶縁膜70を、第2の電極パッド64、及び存在する場合には層間結線28を露出して形成する。

[0199]

さらに、図17(C)に示したように、この第2の絶縁膜70の表面上に、複数の第2の配線パターン72を、露出している第2の電極パッド64の一部分に電気的に接続して形成する。このとき、層間結線28が存在する場合には、第2の配線パターン72を介して第2の電極パッド64と層間結線28とについても電気的に接続される。

[0200]

第2の配線パターン72は、第2の半導体チップ60の上側(真上)と、基体枠20の第2の面20bの上側(真上)にも形成される。

[0201]

次いで、図18(A)に示したように、第2の配線パターン72上に第2の電極ポスト76を形成する。これら第2の電極ポスト76も、1つの第2の配線パターン72に1つ設ける。これら第2の電極ポスト76は、第2の半導体チップ60の上側の第2の配線パターン72のみならず、基体枠20の第2の面20bの上側(真上)の領域の配線パターン72上にも、形成される。

[0202]

然る後、第2の配線パターン72及び第2の電極ポスト76が形成されている 第2の絶縁膜70の表面上を覆う第2の封止部74を形成する。

[0203]

そして、図18(B)に示したように、第1及び第2の封止部44及び74の

表面をそれぞれ削って、第1及び第2の電極ポスト46及び76の端部例えば頂面を、露出させる。

[0204]

次いで、露出している第1及び第2の電極ポスト46及び76の頂面に、第1及び第2の外部端子47及び77としての第1及び第2の半田ボール47a,77aを、形成する。

[0205]

あるいは、例えば第1の外部端子47を半田ボールとして構成し、第2の外部端子77をいわゆるランドとして、異なる形状の外部端子を形成することもできる。

[0206]

第1及び第2の外部端子47及び77は、上述したように実装基板への実装の みならず、例えばこの発明の第2の実施の形態の半導体装置を複数個又は他の半 導体装置を積層するための端子として使用することができる。

[0207]

然る後、図18(C)に示したように、複数の隣接する開口部22同士の間を 切削して切断し、第1及び第2の半導体チップ30及び60を含む半導体装置と して個片化する。

[0208]

このような工程により、第2の実施の形態の半導体装置10が製造される。

[0209]

この第2の実施の形態の半導体装置の製造方法において、第1の半導体チップ30側の第1の封止部を形成する工程までの実施に引き続き、第2の半導体チップ60側の工程に移行する例を説明したが、これに限定されない。例えば第1の半導体チップ30の第1の主表面36側に第1の外部端子47を形成する工程までを実施した後に、第2の半導体チップ60側に、第2の外部端子77を形成する工程までを実施してもよい。

[0210]

この第2の実施の形態の製造方法によれば、簡易な工程で2枚のチップが積層

された高機能かつ高速動作が可能な半導体装置を製造することができる。また、 治具は、繰り返し使用することができるので、製造コストの削減が期待される。 また、貫通孔を介した吸排気系により、基体枠と半導体チップを吸着保持する工 程とする場合には、さらに基体枠及び半導体チップの治具への保持及び剥離が容 易かつ迅速に行うことができるので、製造される半導体装置のスループットの向 上が期待される。

[0211]

この発明の半導体装置において、配線パターンは、半導体チップの出力信号、 半導体装置に要求される外部端子の配置位置等を考慮して、所望のパターンで形 成することができる。

[0212]

この発明のすべての実施の形態において、電極ポスト46は、導電性材料により形成するのがよい。好ましくは銅により形成するのがよい。このとき電極ポスト46の表面に薄い酸化層を形成しておくのがよい。このようにすれば電極ポスト46と封止部44の接着性が向上するため、耐湿性が向上する。

[0213]

この発明のすべての実施の形態において、外部端子47として半田ボール47 aを電極ポスト46上に形成する、いわゆるBGA(Ball Grid Array)型につき説明したが、これに限定されない。例えば、露出している電極ポスト46の頂面に、半田ペーストの塗布及びリフロー、又は無電解メッキによるNi/Au処理によりランドとして、いわゆるLGA(Land Grid Array)型等の構成とすることもできる。

[0214]

具体的には、電極ポスト46の頂面に直接的に半田層を形成するか、電極ポスト46の頂面にバリアメタル層を形成した後、このバリアメタル層上に金(Au)メッキ層を形成する。或いは電極ポスト46の頂面に直接的にSn(スズ)層をランドとして形成して、これを外部端子としてもよい。

[0215]

また、外部端子47は、電極ポストを介さずに配線パターン42と外部端子4

7を直接的に接続する構成としてもよい。

[0216]

また、この発明のすべての実施の形態において、封止部の形状は、いわゆるソーカットタイプのみならず、この発明の目的を損なわない範囲で、基体枠及び/ 又は拡張部の外形と合っていなくともよい。

[0217]

【発明の効果】

この発明の半導体装置の構成によれば、搭載される半導体チップの側面部を取り囲むように設けられている基体枠上、すなわち拡張部を含む領域にも、外部端子を設けることができる、いわゆるファンアウト構造又はファンイン/ファンアウト構造が可能な構成としてあるので、外部端子の配置間隔及び配置位置等の設計の自由度を大きくすることができる。例えば、従来、半導体チップの直上の領域のみに設けられていた外部端子同士の配置密度を下げる、すなわち配置間隔を広げることができる。特に半導体チップの直上の領域の外部端子の配置間隔を広げることができる。

[0218]

また、この発明の半導体装置は、いわゆるWCSPの製造工程を利用して、基板等のインターポーザを使用せずに直接的に半導体チップと外部電極とを接続する構成とすることができるので、上述の効果に加えて、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。

[0219]

第1の製造方法によれば、第1の実施の形態の半導体装置を簡易な工程で製造することができる。

[0220]

第2の製造方法によれば、単一の治具を、繰り返して使用することができる。 下地を使用する必要がないので、製造工程に必要な部材を削減することができる 。従って、製造コストの削減が期待される。また、貫通孔を介した吸排気系によ り、基体枠と半導体チップを吸着保持する構成とする場合には、さらに基体枠及び半導体チップの治具への保持及び剥離が容易かつ迅速に行うことができるので、半導体装置のスループットの向上が期待される。

[0221]

特にこの発明の第2の実施の形態の半導体装置によれば、第1の実施の形態と同様の効果に加え、2つの半導体チップを、直接的に積層することができるので、半導体装置をより薄型にすることができる。そして、スルーホールにより、例えば2つの半導体チップを相互に接続することができるので、また、例えば一方の半導体チップへの入力信号又は半導体チップからの出力信号を、従来使用され問題の多かった金属ワイヤを介さずに、直接的に半導体装置の反対面側に入出力することができるので、半導体装置のさらなる多機能化及び高速化を実現することができる。

[0222]

また、複数の第2の実施の形態の半導体装置を、その外部端子同士を積層用の端子として接続することにより積層する構成とすれば、さらなる多機能化及び高速化を容易に実現することができる。積層用の端子をいわゆるファンイン部にも配置することができるため、パッケージのさらなる小型化及び薄型化が可能である。

[0223]

特に、この発明の第2の実施の形態の製造方法によれば、簡易な工程で2枚のチップが積層された高機能かつ高速動作が可能な半導体装置を製造することができる。また、治具は繰り返し使用することができるので、製造コストの削減が期待される。また、貫通孔を介した吸排気孔により、基体枠と半導体チップを吸着保持する工程とする場合には、さらに基体枠及び半導体チップの治具への保持及び剥離が容易かつ迅速に行うことができるので、製造される半導体装置のスループットの向上が期待される。

【図面の簡単な説明】

【図1】

(A) は第1の実施の形態の半導体装置の構成を説明するための概略的な上面

からみた平面図であり、(B)は、配線パターンと電極パッドとの接続関係を説明するために、(A)の一部領域を拡大して示した概略的な要部平面図である。

【図2】

(A)及び(B)は、図1(A)のI-I破線により切断した切断面を示す概略的な断面図である。

【図3】

(A) 及び(B) は、図1 (A) のI-I 破線により切断した切断面を示す第 1の実施の形態の変形例の概略的な断面図である。

【図4】

(A) 及び(B) は、この発明の第1の実施の形態の半導体装置の第1の製造方法を説明するための上面からみた平面図及び断面図(1)である。

【図5】

(A) 及び(B) は、この発明の第1の実施の形態の半導体装置の第1の製造方法を説明するための上面からみた平面図及び断面図(2)である。

【図6】

(A)及び(B)は、この発明の第1の実施の形態の半導体装置の第1の製造方法を説明するための上面からみた平面図及び断面図(3)である。

【図7】

図6(A)に対応する断面図である。

【図8】

(A) 及び(B) は、この発明の第1の実施の形態の半導体装置の第1の製造方法を説明するための上面からみた平面図及び断面図(4)である。

【図9】

(A)及び(B)は、この発明の第1の実施の形態の半導体装置の第1の製造 方法を説明するための上面からみた平面図及び断面図(5)である。

【図10】

(A) 及び(B) は、この発明の第1の実施の形態の半導体装置の第1の製造方法を説明するための上面からみた平面図及び断面図(6)である。

【図11】

この発明の半導体装置の製造方法に用いて好適な治具の平面図及び断面図である。

【図12】

この発明の第1の実施の形態の半導体装置の第2の製造方法を説明するための 断面図(1)である。

【図13】

この発明の第1の実施の形態の半導体装置の第2の製造方法を説明するための 断面図(2)である。

【図14】

(A) は第2の実施の形態の半導体装置の構成を説明するための概略的な上面からみた平面図であり、(B) は、配線パターンと電極パッドとの接続関係を説明するために、(A) の一部領域を拡大して示した概略的な要部平面図である。

【図15】

(A) は第2の実施の形態の半導体装置の構成を説明するための概略的な断面 図であり、(B) は、第2の実施の形態の変形例の概略的な断面図である。

【図16】

この発明の第2の実施の形態の半導体装置の製造方法を説明するための断面図(1)である。

【図17】

この発明の第2の実施の形態の半導体装置の製造方法を説明するための断面図(2)である。

【図18】

この発明の第2の実施の形態の半導体装置の製造方法を説明するための断面図(3)である。

【符号の説明】

10、10':半導体装置

11:部分領域

12:下地

14:半導体チップ配置領域

特2002-325770

- 20:基体枠
- 20a:第1の面
- 20b:第2の面
- 21:拡張部
- 22:開口部
- 24:内側壁
- 26:スルーホール
- 28:層間結線
- 30: (第1の) 半導体チップ
- 34: (第1の) 電極パッド
- 36:第1の主表面
- 37,67:側面
- 38:第2の主表面
- 40: (第1の) 絶縁膜
- 42: (第1の) 配線パターン
- 4 2 a:長配線
- 4 2 b:中配線
- 4 2 c:短配線
- 44: (第1の) 封止部
- 46: (第1の) 電極ポスト
- 47: (第1の) 外部端子
- 47a: (第1の) 半田ボール
- 48: (第1の) 絶縁層
- 50:治具
- 52:凸部
- 5 2 a: 側壁部
- 54:凹部
- 56:第1の貫通孔
- 57:第2の貫通孔

特2002-325770

58:第1の吸排気系

59:第2の吸排気系

60:第2の半導体チップ

64:第2の電極パッド

66:第3の主表面

68:第4の主表面

70:第2の絶縁膜

72:第2の配線パターン

74:第2の封止部


76:第2の電極ポスト


77:第2の外部端子

77a:第2の半田ボール

78:第2の絶縁層


【書類名】図面【図1】






第1の実施の形態の半導体装置を示す図(1)


【図2】






第1の実施の形態の半導体装置を示す図(2)

【図3】







第1の実施の形態の半導体装置の変形例を示す図

【図4】






(B)




第1の実施の形態の半導体装置の第1の製造方法(1)

【図5】

(A)







第1の実施の形態の半導体装置の第1の製造方法(2)

【図6】










第1の実施の形態の半導体装置の第1の製造方法(3)


【図7】




第1の実施の形態の半導体装置の第1の製造方法(3-2)

【図8】

(A)







第1の実施の形態の半導体装置の第1の製造方法(4)

【図9】


(A)






第1の実施の形態の半導体装置の第1の製造方法(5)


【図10】






第1の実施の形態の半導体装置の第1の製造方法(6)

【図11】








この発明の半導体装置の製造方法に用いて好適な治具の説明図

【図12】

(A)










第1の実施の形態の半導体装置の第2の製造方法(1)











第1の実施の形態の半導体装置の第2の製造方法(2)









第2の実施の形態の半導体装置を示す図


【図15】






第2の実施の形態の半導体装置及びその変形例を示す図


【図16】



(B)





(C)




第2の実施の形態の半導体装置の製造方法(1)

【図17】








第2の実施の形態の半導体装置の製造方法(2)

1 7

【図18】



第2の実施の形態の半導体装置の製造方法(3)

【書類名】 要約書

【要約】

【課題】 外部端子のさらなる増加に対応するための構成を有する半導体装置及びその製造方法。

【解決手段】 第1の面20aと、第1の面20aと対向する第2の面20bと、開口部22とを有する基体枠20と、複数の電極パッド34を具えている第1の主表面36と、第2の主表面38とを有し、開口部22内に配置されている半導体チップ30と、第1の面20a上及び第1の主表面36上に形成されている絶縁膜40と、電極パッド34から基体枠20の第1の面20aの上側へと導出されている、複数の配線パターン42と、配線パターン42及び絶縁膜40上に形成されている封止部44と、基体枠20の上側を含む領域の配線パターン42上に設けられた複数の外部端子47とを具えている。

【選択図】 図2

認定・付加情報

特許出願の番号

特願2002-325770

受付番号

50201692870

書類名

特許願

担当官

第五担当上席 0094

作成日

平成14年11月11日

<認定情報・付加情報>

【提出日】

平成14年11月 8日

出願人履歷情報

識別番号

[000000295]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社